메르시 프로토콜

MERSI protocol

MERSI 프로토콜은 파워가 사용하는 캐시 일관성 및 메모리 일관성 프로토콜이다.PC G4.[1] 프로토콜은 수정(M), 배타적(E), 읽기 전용 또는 최근(R), 공유(S) 및 무효(I)의 다섯 가지 상태로 구성된다.M, E, S 및 I 상태는 MESI 프로토콜과 동일하다.R 상태는 컴퓨터 시스템에서 해당 데이터의 유일한 깨끗하고 유효한 복사본으로 제한된다는 점에서 E 상태와 유사하다.E 상태와 달리 프로세서는 처음에 R 상태에서 캐시 라인의 소유권을 요청해야 프로세서가 캐시 라인을 수정하고 M 상태로 전환할 수 있다.MESI 프로토콜과 메르스I 프로토콜 모두에서 E에서 M으로의 전환은 침묵하고 있다.[2]

주어진 캐시 쌍에 대해, 주어진 캐시 라인의 허용 상태는 다음과 같다.

M E R S I
M Red XN Red XN Red XN Red XN Green tickY
E Red XN Red XN Red XN Red XN Green tickY
R Red XN Red XN Red XN Red XN Green tickY
S Red XN Red XN Red XN Green tickY Green tickY
I Green tickY Green tickY Green tickY Green tickY Green tickY

참조

  1. ^ Nicoletta, C.; Alvarez, J.; Barkin, E.; Chai-Chin Chao; Johnson, B. R.; Lassandro, F. M.; Patel, P.; Reid, D.; Sanchez, H.; Seigel, J.; Snyder, M.; Sullivan, S.; Taylor, S. A.; Minh Vo (November 1999). "A 450-MHz RISC microprocessor with enhanced instruction set and copper interconnect". IEEE Journal of Solid-State Circuits. 34 (11): 1478–1491. doi:10.1109/4.799852.
  2. ^ 미국 특허 6857051, http://www.google.com/patents/about?id=ZtsVAAAAEBAJ&dq=6857051