조셉슨 접속수

Josephson junction count
사진: D-Wave 2X "Washington" 퀀텀 어닐링 프로세서 칩 장착 및 샘플 홀더에 와이어 본딩 처리.이 칩은 2015년에 도입되었으며 128,472개의 조셉슨 접합부가 포함되어 있다.

조셉슨 접속 수는 초전도 집적회로 칩에 있는 조셉슨 접합부의 수입니다.Josephson 접합은 초전도 회로의 활성 회로 소자다.조셉슨 접속수는 반도체 집적회로에서 사용되는 트랜지스터 수와 유사하게 회로 또는 소자의 복잡성을 측정하는 척도다.

Josephson 접합을 사용하는 회로의 예로는 SFQ 로직을 기반으로 하는 디지털 회로(예: RSFQ, RQL, 단열 양자 플럭스 파라메트론), 초전도 양자 컴퓨팅 회로, 초전도 아날로그 회로 등이 있다.

집적회로

여기에 열거된 초전도 집적회로는 조작되고 시험된 것이 틀림없지만, 상업적으로 이용할 필요는 없다.칩 영역은 칩의 전체 범위를 포함한다.

참조 설명 접속부
수를 세다		 날짜 메이커 과정 회로
[mm²]		 작은 조각
[mm²]
[1] RSFQ NOT 게이트 13 1987 모스크바 주 U. 10µm, 5MA/m², 2Nb 1.1 ?
CORE1α6[2] RSFQ 마이크로프로세서, 8비트 6,319 2004 NEC 2µm, 25MA/m² 10.9 ?
SCRAM2[3] RSFQ 마이크로프로세서, 8비트 8,197 2006 SRL 2µm, 25MA/m² 15.3 25
CORE1190[4] RSFQ 마이크로프로세서, 8비트 22,302 2007 이스텍 2µm, 25MA/m² 40.45 64
레이니어[5] RSFQ, 128Qubit QA 프로세서 23,360 2010 D-Wave, SVTC 250nm, 2.5MA/m²,[6] 6Nb 8 32
베수비오 SFQ, 512qubit QA 프로세서 96,000 2012 D-Wave, SVTC 250nm, 2.5MA/m², 6Nb 8 162
[7] RSFQ, 16비트 애더 12,785 2012 SBU, AIST 1µm, 100MA/m², 10Nb 8.5 29.75
[8] 8,512비트 변속 레지스터 32,800 2014 SBU, MIT-LL 500nm, 100MA/m², 8Nb 9 25
워싱턴 (W1K) SFQ, 2048Qubit QA 프로세서 128,472 2015 D-Wave, 사이프러스 250nm, 2.5MA/m², 6Nb 30.3 136
[9] RQL, 2교대 레지스터 72,800 2015 NGC, MIT-LL 500nm, 100MA/m², 8Nb 9 25
[10] 16000비트 변속 레지스터 65,000 2016 SBU, MIT-LL 500nm, 100MA/m², 8Nb 12 25
[10] 36000비트 변속 레지스터 144,000 2016 SBU, MIT-LL 350nm, 100MA/m², 8Nb 15 25
[10] 202280 비트 변속 레지스터 809,150 2016 SBU, MIT-LL 350nm, 100MA/m², 8Nb 64 100
페가수스 P16 SFQ, 5640Qubit QA 프로세서 1,030,000 2020 D-Wave, SkyWater Technology 250nm, 2.5MA/m², 6Nb 70.6 ?

메이커 칼럼에는 칩을 설계하고 조작한 조직이 포함될 수 있다.

프로세스 열 정보: 최소 선폭, Josephson 접합 임계 전류 밀도, 초전도 레이어 번호 및 재료.임계 전류 밀도 단위 변환: 1 MA/m2 = 1µA/µm2 = 100A/cm2

기억력

메모리는 단일 집적회로 칩에 컴퓨터 메모리로 자주 사용되는 전자 데이터 저장 장치다.여기에 열거된 초전도 집적회로는 조작되고 시험된 것이 틀림없지만, 상업적으로 이용할 필요는 없다.칩 영역은 칩의 전체 범위를 포함한다.

참조 설명 접속부
수를 세다		 날짜 메이커 과정 회로
[mm²]		 작은 조각
[mm²]
[11] 1024비트 ROM, NbN/MgO/NbN 접합부 5,943 1990 일본 전기기술연구소 3µm, 5.6MA/m², 2Nb + 1Pb-In ? 17.25
[12] 4096비트 RAM 23,488 2005 이스텍 1µm, 100MA/m², 10Nb 5.5 ?

참조

  1. ^ Koshelets V, Likharev K, Migulin V, Mukhanov O, Ovsyannikov G, Semenov V, Serpuchenko I, Vystavkin A (1987). "Experimental realization of a resistive single flux quantum logic circuit". IEEE Trans. Magn. 23 (2): 755–758. Bibcode:1987ITM....23..755K. doi:10.1109/TMAG.1987.1064953.
  2. ^ Tanaka M, Kondo T, Nakajima N, Kawamoto T, Yamanashi Y, Kamiya Y, Akimoto A, Fujimaki A, Hayakawa H, Yoshikawa N, Terai H, Hashimoto Y, Yorozu S (2005). "Demonstration of a single-flux-quantum microprocessor using passive transmission lines". IEEE Trans. Appl. Supercond. 15 (2): 400–404. Bibcode:2005ITAS...15..400T. doi:10.1109/TASC.2005.849860. hdl:10131/899. S2CID 21115527.
  3. ^ Nobumori Y, Nishigai T, Nakamiya K, Yoshikawa N, Fujimaki A, Terai H, Yorozu S (2007). "Design and Implementation of a Fully Asynchronous SFQ Microprocessor: SCRAM2". IEEE Trans. Appl. Supercond. 17 (2): 478–481. Bibcode:2007ITAS...17..478N. doi:10.1109/TASC.2007.898658. hdl:10131/4241. S2CID 42842976.
  4. ^ Tanaka M, Yamanashi Y, Irie N, Park H-J, Iwasaki S, Takagi K, Taketomi K, Fujimaki A, Yoshikawa N, Terai H, Yorozu S (2007). "Design and implementation of a pipelined 8 bit-serial single-flux-quantum microprocessor with cache memories". Supercond. Sci. Technol. 20 (11): S305–S309. Bibcode:2007SuScT..20S.305T. doi:10.1088/0953-2048/20/11/S01.
  5. ^ Johnson MW, Bunyk P, Maibaum F, Tolkacheva E, Berkley AJ, Chapple EM, Harris R, Johansson J, Lanting T, Perminov I, Ladizinsky E, Oh T, Rose G (2010). "A scalable control system for a superconducting adiabatic quantum optimization processor". Supercond. Sci. Technol. 23 (6): 065004. arXiv:0907.3757. Bibcode:2010SuScT..23f5004J. doi:10.1088/0953-2048/23/6/065004. S2CID 16656122.
  6. ^ Bunyk PI, Hoskinson EM, Johnson MW, Tolkacheva E, Altomare F, Berkley AJ, Harris R, Hilton JP, Lanting T, Przybysz AJ, Whittaker J (2014). "Architectural Considerations in the Design of a Superconducting Quantum Annealing Processor". IEEE Trans. Appl. Supercond. 24 (4): 1700110. arXiv:1401.5504. Bibcode:2014ITAS...2418294B. doi:10.1109/TASC.2014.2318294. S2CID 44902153.
  7. ^ Dorojevets M, Ayala CL, Yoshikawa N, Fujimaki A (2010). "16-Bit Wave-Pipelined Sparse-Tree RSFQ Adder". IEEE Trans. Appl. Supercond. 23 (3): 1700605. doi:10.1109/TASC.2012.2233846. S2CID 24955156.
  8. ^ Semenov VK, Polyakov YA, Tolpygo SK (2015). "New AC-Powered SFQ Digital Circuits". IEEE Trans. Appl. Supercond. 25 (3): 1–7. arXiv:1412.6552. Bibcode:2015ITAS...2582665S. doi:10.1109/TASC.2014.2382665. S2CID 29766710.
  9. ^ Herr QP, Osborne J, Stoutimore MJA, Hearne H, Selig R, Vogel J, Min E, Talanov VV, Herr AY (2015). "Reproducible operating margins on a 72 800-device digital superconducting chip". Supercond. Sci. Technol. 28 (12): 124003. arXiv:1510.01220. Bibcode:2015SuScT..28l4003H. doi:10.1088/0953-2048/28/12/124003. S2CID 10139340.
  10. ^ a b c 세메모프 VK, 폴리아코프 YA, 톨피고 SK(2016)."공정 벤치마크 회로 및 플럭스 트래핑 진단 도구로서의 AC 편향 시프트 레지스터", arXiv:1701.03837; IEEE 트랜스에서 발행될 예정. '애플' '초초'초'초'
  11. ^ Aoyagi M, Nakagawa H, Kurosawa I, Takada S (1991). "Josephson LSI fabrication technology using NbN/MgO/NbN tunnel junctions". IEEE Trans. Magn. 27 (2): 3180–3183. Bibcode:1991ITM....27.3180A. doi:10.1109/20.133887.
  12. ^ Nagasawa S, Satoh T, Hinode K, Kitagawa Y, Hidaka M (2007). "Yield Evaluation of 10-kA/cm² Nb Multi-Layer Fabrication Process Using Conventional Superconducting RAMs". IEEE Trans. Appl. Supercond. 17 (2): 177–180. Bibcode:2007ITAS...17..177N. doi:10.1109/TASC.2007.898050. S2CID 44057953.