캐패시턴스 승수
Capacitance multiplier캐패시턴스 승수는 캐패시터가 훨씬 큰 캐패시터처럼 기능하도록 설계되어 있습니다.이것은 적어도 두 가지 방법으로 달성할 수 있습니다.
- 트랜지스터 또는 OP 앰프와 같은 장치를 사용하는 능동 회로
- 자동 변압기를 사용하는 수동 회로.일반적으로 교정 표준에 사용됩니다.General Radio/IET labs 1417이 그 예입니다.
캐패시터 멀티플라이어는 실제 캐패시터에서는 실행할 수 없는 저주파 필터와 장기간의 타이밍 회로를 가능하게 합니다.또 다른 애플리케이션은 클래스 A 앰프와 같이 매우 낮은 리플 전압(부하 시)이 가장 중요한 DC 전원 공급 장치입니다.
트랜지스터 기반
여기서 캐패시터 C1의 캐패시턴스에 트랜지스터의 전류게인(β)을 약 곱한다.
Q가 없으면 R2는 캐패시터의 부하가 됩니다.Q가 제자리일 때 C1에 가해지는 부하는 단순히 (β + 1)의 계수만큼 감소하는 부하 전류입니다.따라서 C1에 (β+1)의 계수를 곱한 것으로 보인다.
이 회로를 입력임피던스의 부하(1+β)에 Q1:R2를 곱한 베이스 정수로 유지한 콘덴서 C1을 이미터 팔로워로 간주함으로써 출력전류가 전력선 전압노이즈에 대해 훨씬 안정된다.
연산 증폭기 기반
여기서 콘덴서 C1의 캐패시턴스에 Vi노드를 들여다보면 저항 C=C1*(1+(R1/R2))의 비를 곱한다.
또한 합성 캐패시턴스는 R2와 거의 동일한 직렬 저항을 제공합니다.
음의 임피던스 컨버터를 사용하여 음의 캐패시턴스 승수를 생성할 수 있다.
자동 트랜스폼 기반
이를 통해 고정밀 저값 캐패시터에 두 개의 변압기를 사용하여[clarification needed] 큰 캐패시턴스(예: 1F)의 정확한 값을 합성할 수 있습니다.그 기능은 범용 회로 소자가 아닌 참조 표준으로 기능하는 것입니다.결과 디바이스는 4단자 요소이며 DC에서는 사용할 수 없습니다.
