CDC 사이버

CDC Cyber
CDC Cyber 170 컴퓨터실, 1986
CDC 사이버 70/74
CDC Cyber 70/74 콘솔

CDC Cyber의 메인프레임급 슈퍼컴퓨터 제품군은 1970년대와 1980년대에 Control Data Corporation(CDC)의 주요 제품이었습니다.당시에는 과학적이고 수학적으로 많은 컴퓨팅을 위한 컴퓨터 아키텍처로 선택되었습니다.이들은 유체 흐름 모델링, 재료 과학 응력 분석, 전기 화학 가공 분석,[1] 확률론적 분석,[2] 에너지 및 학술 컴퓨팅,[3] 방사선 차폐 모델링 [4]및 기타 애플리케이션에 사용되었다.그 라인업에는 사이버 18과 사이버 1000 미니 컴퓨터도 포함되어 있었다.이전 모델인 CDC 6600과 마찬가지로 보형 바이너리 표현을 사용하는 것은 이례적이었다.

모델

Cyber 제품군은 5개의 다른 시리즈 컴퓨터를 포함하고 있습니다.

  • CDC 6600 및 CDC 7600의 아키텍처를 기반으로 한70 시리즈와 170 시리즈
  • 1970년대에 발매된 CDC STAR-100을 기반으로 한 200시리즈.
  • 캐나다 팀이 개발한 180시리즈 - 1980년대에 출시(200시리즈 이후)
  • Cyberplus 또는 AFP(Advanced Flexible Processor)
  • CDC 1700 기반의 Cyber 18 미니 컴퓨터

기존의 슈퍼컴퓨터 태스크가 아닌 주로 대규모 오피스 애플리케이션을 대상으로 한 Cyber 머신에는 기존의 CDC 역할에서 성능을 높이기 위한 기본적인 벡터 명령이 포함되어 있습니다.

사이버 70 및 170 시리즈

CDC Cyber 170 시리즈 컴퓨터의 하드웨어 아키텍처
1985년경 RWTH Aachen University에서 동작하는 CDC Cyber 175 모듈

Cyber 70 및 170 아키텍처는 초기 CDC 6600 및 CDC 7600 시리즈의 후계기였기 때문에 초기 아키텍처의 거의 모든 특성을 공유했습니다.Cyber-70 시리즈는 이전 시스템보다 약간 업그레이드된 것입니다.Cyber-73은 CDC 6400과 거의 동일한 하드웨어로 Compare and Move Unit(CMU)가 추가되었습니다.CMU 명령으로 워드 정렬되지 않은 6비트 문자 데이터의 비교 및 이동이 빨라졌습니다.Cyber-73은 1개 또는2개의 CPU로 구성할 수 있습니다.CDC 6500은 듀얼 CPU 버전으로 대체되었습니다.CDC 6200의 경우와 마찬가지로 CDC도 Cyber-72를 제공했습니다.Cyber-72는 Cyber-73과 동일한 하드웨어를 가지고 있었지만 속도를 늦추기 위해 각 명령에 클럭 사이클을 추가했다.이를 통해 CDC는 새로운 하드웨어를 개발할 필요 없이 더 낮은 가격으로 더 낮은 성능의 버전을 제공할 수 있었습니다.듀얼 CPU를 탑재할 수도 있습니다.Cyber 74는 CDC 6600의 [5]업데이트 버전입니다.Cyber 76은 기본적으로 CDC 7600으로 이름이 변경되었습니다.Cyber-74와 Cyber-76 모두 CMU 명령이 없었다.

Cyber-170 시리즈는 CDC가 개별 전자 부품 및 코어 메모리에서 집적 회로 및 반도체 메모리로 이동함을 나타냅니다.172, 173 및 174는 집적회로와 반도체 메모리를 사용하는 반면 175는 고속 이산 [6]트랜지스터를 사용합니다.Cyber-170/700 시리즈는 Cyber-170 라인의 1970년대 후반의 리프레시입니다.

중앙 프로세서(CPU)와 중앙 메모리(CM)는 60비트 워드 단위로 동작합니다.CDC 언어에서 바이트라는 용어는 12비트 엔티티를 가리킵니다(페럴프로세서가 사용하는 워드사이즈와 일치합니다.문자는 6비트, 동작 코드는 6비트, 중앙 메모리 주소는 18비트였습니다.중앙 프로세서의 명령어는 15비트 또는 30비트 중 하나였습니다.Cyber 170 시리즈 고유의 18비트 어드레싱은 이 시리즈의 반도체 메모리인 메인 메모리 26만2144(256K) 워드의 제한을 가했다.중앙 프로세서는 I/O 명령이 없으며 주변 프로세서(PP) 유닛에 의존하여 I/O를 수행합니다.

Cyber 170 시리즈시스템은 25MHz 또는 40MHz로 동작하는1개 또는 2개의 CPU로 구성되어 10, 14, 17 또는 20개의 Peripheral Processor(PP; 페리페럴프로세서)와 최대 24개의 고속 I/O용 고성능 채널을 갖추고 있습니다.CPU의 메모리 참조 시간이 비교적 느리기 때문에(일부 모델에서는 메모리 참조 명령이 부동소수점 분할보다 느리기 때문에), 하이엔드 CPU(Cyber-74, Cyber-76, Cyber-175 및 Cyber-176 등)에는 명령 캐시로 사용되는 고속 메모리가 8개 또는 12개 포함되어 있습니다.캐시(일반적으로 스택 내라고 함)에 적합한 루프는 명령을 가져오기 위해 메인 메모리를 참조하지 않고 매우 빠르게 실행됩니다.로우엔드 모델에는 명령 스택이 포함되어 있지 않습니다.단, 각 60비트 워드에는 최대 4개의 명령어가 포함되어 있기 때문에 설계에는 어느 정도의 프리페치가 내재되어 있습니다.

이전 시스템과 마찬가지로 Cyber 170 시리즈는 8개의 18비트 주소 레지스터(A0~A7), 8개의 18비트 인덱스 레지스터(B0~B7) 및 8개의 60비트 오퍼랜드 레지스터(X0~X7)를 갖추고 있습니다.A 레지스터 중 7개는 대응하는 X 레지스터에 연결되어 있습니다.A1 ~ A5 를 설정하면, 그 주소가 읽혀져 대응하는 X1 ~ X5 레지스터로 가져옵니다.마찬가지로 설정 레지스터 A6 또는 A7은 대응하는 X6 또는 X7 레지스터를 A 레지스터에 기입된 주소의 중앙 메모리에 쓴다.A0은 사실상 스크래치 레지스터입니다.

하이엔드 CPU는 복수의 기능 유닛(시프트, 증분, 플로팅 애드 등)으로 구성되어 있어 어느 정도 명령을 병렬로 실행할 수 있었습니다.이 병렬 처리를 통해 어셈블리 프로그래머는 데이터가 필요하기 전에 중앙 메모리에서 데이터를 미리 가져와 시스템의 느린 메모리 가져오기 시간의 영향을 최소화할 수 있습니다.메모리 페치 명령과 페치된 피연산자를 조작하는 명령 사이에 독립된 명령을 인터리브함으로써 메모리 페치가 점유하는 시간을 다른 계산에 사용할 수 있다.이 기술을 명령어 스택에 들어가는 타이트한 루프의 수작업과 결합하면 숙련된 사이버 어셈블리 프로그래머는 하드웨어의 파워를 최대한 활용하는 매우 효율적인 코드를 작성할 수 있습니다.

주변기기의 프로세서 서브시스템은 배럴과 슬롯으로 알려진 기술을 사용하여 실행 유닛을 공유합니다.각 PP는 독자적인 메모리와 레지스터를 가지고 있지만 프로세서(슬롯)는 각 PP로부터 1개의 명령을 차례로 실행합니다(배럴).이것은 하드웨어 멀티프로그래밍의 대략적인 형태입니다.주변기기의 프로세서에는 4096바이트의 12비트 메모리 워드와 18비트 어큐뮬레이터 레지스터가 있습니다.각 PP는 PP의 자체 메모리 외에 모든 I/O 채널과 시스템의 모든 중앙 메모리(CM)에 액세스할 수 있습니다.예를 들어 PP 명령어 세트는 광범위한 연산 기능이 부족하고 사용자 코드를 실행하지 않습니다. 페리페럴 프로세서 서브시스템의 목적은 I/O를 처리하여 보다 강력한 중앙 프로세서 유닛을 사용자 계산 실행으로 해방하는 것입니다.

CDC 문서는 3링 또는 22링 바인더를 위해 천공된 단일 시트로 제공되었기 때문에 업데이트가 쉽게 이루어졌습니다.

하위 사이버 CPU의 기능은 Compare Move Unit(CMU; 비교 이동 유닛)입니다.텍스트 처리 응용 프로그램을 지원하기 위한 4가지 추가 지침을 제공합니다.나머지 15비트 및 30비트 명령에서 비정상적으로 벗어나는 경우, 이들은 60비트 명령입니다(3개는 실제로 60비트를 모두 사용하고, 다른 하나는 30비트를 사용하지만, 그 얼라인먼트를 사용하려면 60비트를 사용해야 합니다).순서는 짧은 문자열 이동, 긴 문자열 이동, 문자열 비교 및 대조된 문자열 비교입니다.중앙 메모리의 6비트필드(1~10의 번호부)에서 동작합니다.예를 들어, 하나의 명령으로 "word 1000 문자 3에서 시작하는 72 문자 문자열을 location 2000 문자 9로 이동"을 지정할 수 있습니다.CMU 하드웨어는 하이엔드 Cyber CPU에 포함되지 않습니다.이는 수동 코드화된 루프가 CMU 명령보다 고속 또는 고속으로 동작할 수 있기 때문입니다.

이후 시스템에서는 일반적으로 CDC의 NOS(Network Operating System)를 실행합니다.NOS 버전 1은 1981년까지 계속 업데이트되었으며, NOS 버전 2는 1982년 초에 출시되었습니다.NOS 외에 170 시리즈에 일반적으로 사용되는 운영체제는 CDC의 Sunnyvale 사업부의 제품인 NOS/BE 또는 그 이전 SCOPE뿐이었습니다.이러한 운영체제는 배치 및 인터랙티브 애플리케이션의 시간 공유를 제공합니다.NOS의 전신인 크로노스는 1975년까지 일반적으로 사용되었다.개발된 어플리케이션은 특정 설치의 문자 세트에 크게 의존하기 때문에 많은 설치에서는 어플리케이션을 변환하는 대신 오래된 운영체제를 실행하는 것을 선택했습니다.그 외의 인스톨에서는, 애플리케이션의 호환성을 유지하기 위해서 낡은 문자 세트를 사용하기 위해서, 새로운 버전의 operating system에 패치를 적용할 수 있습니다.

사이버 180 시리즈

Cyber 180 개발은 1973년에 시작되어 캘리포니아 에콘디도에 위치한 CDC/NCR 공동 개발 벤처인 Advanced Systems Laboratory에서 시작되었습니다.이 머신 패밀리는 원래 Integrated Product Line(IPL; 통합 제품 라인)이라고 불리며 NCR 6150 및 CDC Cyber 70 제품 라인의 가상 메모리를 대체하기 위한 것입니다.IPL 시스템은 또한 개발 문서에서는 사이버 80으로 불렸다.파스칼과 비슷한 고급 언어인 소프트웨어 라이터스 언어(SWL)는 모든 언어와 운영체제(IPLOS)를 SWL로 작성하기 위해 프로젝트를 위해 개발되었습니다.SWL은 나중에 PASCAL-X로 이름이 바뀌었고, 최종적으로 Cybil이 되었습니다.CDC가 시스템 개발을 계속하고 Cyber 80을 Cyber 180으로 개명하면서 이 합작 사업은 1976년에 중단되었다.시리즈의 첫 번째 기계는 1982년에 발표되었고, NOS/VE 운영 체제의 제품 발표는 1983년에 이루어졌다.

컴퓨팅 환경이 8비트 바이트 크기로 표준화됨에 따라 CDC 고객들은 Cyber 머신도 같은 작업을 하도록 요구하기 시작했습니다.그 결과 60비트 모드와 64비트 모드 모두에서 작동할 수 있는 새로운 시스템 시리즈가 탄생했습니다.64비트 운영체제는 NOS/VE라고 불리며 하드웨어의 가상 메모리 기능을 지원했습니다.구식 60비트 운영체제(NOS 및 NOS/BE)는 구식 시스템과의 호환성을 위해 특수한 주소 공간에서 실행할 수 있었습니다.

진정한 180 모드 머신은 두 명령 세트를 동시에 지원할 수 있는 마이크로코드 프로세서입니다.하드웨어는 이전의 6000/70/170 머신과는 전혀 다릅니다.소규모 170 모드 교환 패키지는 훨씬 더 큰 180 모드 교환 패키지에 매핑되었습니다. 180 모드 교환 패키지 내에는 8/16/64 비트2의 보완 180 명령 세트 또는 12/60 비트1의 보완 170 명령 세트 중 어느 것이 실행되는지 결정하는 가상 머신 식별자(VMID)가 있습니다.

초기 라인업에는 코드네임 P1, P2, P3, P2 및 P3의 세 가지 진정한 180이 있었습니다. P2와 P3는 더 큰 수냉식 설계였습니다.P2는 나중에 더 작은 P1을 설계한 팀에 의해 온타리오주 미시소가에서 설계되었고, P3는 미네소타주 아덴 힐스에서 설계되었다.P1은 Missisauga의 한 그룹이 설계한 새로운 공랭식 60보드 캐비닛이었습니다. P1은 60Hz 전류로 작동했습니다(모터 제너레이터 세트 불필요).네 번째 고급 180 모델 990(코드명 THETA)도 Arden Hills에서 개발 중입니다.

180s는 처음에는 새로운 8/64비트 시스템에 대한 언급 없이 170/8xx 머신으로 출시되었습니다.단, 프라이머리 제어 프로그램은 환경 인터페이스(EI)로 알려진 180 모드프로그램입니다.170 operating system(NOS; 운영체제)은 메인 메모리 내에서 하나의 큰 고정 페이지를 사용했습니다.기동시에 오퍼레이터 콘솔에 점멸하는 「빌딩 페이지 테이블」메시지나, P2 및 P3의 PP워드당 스위치 수가 16개(12개가 아닌)인 데드 스타트 패널 등, 경보 유저가 취득할 수 있는 몇개의 힌트가 있었습니다.

True 180s의 페리페럴 프로세서는 항상 16/64비트 또는 12/60비트 PP 명령이 실행 중인지 여부를 결정하는 부호 비트를 가진 16비트 머신입니다.PP의 단일 단어 I/O 명령은 항상 16비트 명령이므로, 데드스타트 시 PP는 EI + NOS와 고객의 기존 170 모드 소프트웨어를 모두 실행하도록 적절한 환경을 설정할 수 있습니다.이 프로세스를 고객에게 숨기기 위해 1980년대 초 CDC는 Deadstart Diagnostic Sequence(DDS; 데드스타트 진단 시퀀스) 패키지의 소스 코드 배포를 중지하고 독자적인 Common Tests & Initialization(CTI; 공통 테스트 & 초기화) 패키지로 전환했습니다.

초기 170/800 라인업은 170/825(P1), 170/835(P2), 170/855(P3), 170/865 및 170/875였습니다.825는 마이크로코드에 지연 루프가 추가된 후 처음 출시되었습니다. 토론토에 있는 설계 담당자들이 너무 잘하고 성능 면에서 P2에 너무 근접한 것 같습니다.865 및 875 모델은 170/760 헤드(6600/7600 스타일의 병렬 기능 유닛을 탑재한 프로세서 1~2개)를 개량하여 메모리를 늘렸습니다.865는 일반 170개의 메모리를 사용했지만 875는 Cyber 205 라인에서 더 빠른 메인 프로세서 메모리를 사용했습니다.

CDC는 최초 출시 후 1~2년 후 800 시리즈의 진정한 기능을 고객에게 발표했으며, 진정한 180은 180/825(P1), 180/835(P2), 180/855(P3)로 라벨이 변경되었습니다.어느 시점에서 모델 815가 지연 마이크로코드와 함께 도입되어 보다 빠른 마이크로코드가 모델 825로 복원되었다.결국 THETA는 사이버 990으로 출시되었다.

사이버 200 시리즈

1974년에 CDC는 STAR 아키텍처를 도입했습니다.STAR는 완전히 새로운 64비트 설계로 가상 메모리와 벡터 처리 명령이 추가되어 특정 클래스의 연산 태스크에서 높은 성능을 발휘합니다.STAR의 벡터 파이프라인은 최대 65,536개의 요소의 벡터 길이를 지원하는 메모리 간 파이프입니다.불행히도 벡터 파이프라인의 지연 시간이 매우 길기 때문에 매우 긴 벡터를 사용해야만 피크 속도에 도달할 수 있습니다.스칼라 프로세서는 벡터 프로세서를 위한 공간을 확보하기 위해 의도적으로 심플화되었으며 CDC 7600에 비해 비교적 느립니다.따라서 오리지널 STAR는 출시되었을 때 매우 실망스러웠습니다(Amdahl의 법칙 참조).최선의 추정으로는 STAR-100 시스템이 3대 납품된 것으로 추정됩니다.

STAR의 모든 문제는 해결 가능한 것으로 보였다.1970년대 후반에 CDC는 사이버 203을 통해 이러한 문제의 일부를 해결했습니다.새로운 이름은 그들의 새로운 브랜드와 함께 유지되었고, 아마도 STAR의 실패와 거리를 두기 위해서였을 것이다.Cyber 203은 새롭게 설계된 스칼라 프로세싱과 느슨하게 결합된 I/O 설계를 [a]포함하지만 STAR의 벡터 파이프라인을 유지합니다.STAR-100에서 2대의 사이버 203이 납품되거나 업그레이드된 것으로 추정되고 있다.

1980년, 사이버 203의 후속작인 사이버 205가 발표되었다.[7]영국 브랙넬의 영국 기상청이 첫 고객이었고 그들은 1981년에 사이버 205를 받았다.Cyber 205는 STAR 벡터 파이프라인을 재설계된 벡터 파이프라인으로 대체하며, 스칼라 유닛과 벡터 유닛 모두 ECL 게이트 어레이 IC를 사용하며 Freon으로 냉각됩니다.Cyber 205 시스템은 2개 또는 4개의 벡터 파이프라인이 있으며, 이론적으로 4파이프 버전은 400개의 64비트 MFLOP와 800개의 32비트 MFLOP를 제공합니다.이러한 속도는 수작업 어셈블리 언어를 제외하고는 실제로 거의 볼 수 없습니다.ECL 게이트 어레이 IC에는 각각 [8]168개의 논리 게이트가 있으며, 클럭 트리 네트워크는 수작업으로 동축 길이 조정에 의해 조정됩니다.명령어 세트는 최신 프로세서에서는 V-CISC(매우 복잡한 명령어 세트)로 간주됩니다.많은 전문화된 작업이 하드웨어 검색, 매트릭스 계산 및 복호화를 가능하게 하는 특수 명령을 용이하게 합니다.

원래 사이버 205는 1983년 사이버 205 시리즈 600이 소개되면서 사이버 205 시리즈 400으로 이름이 바뀌었다.Series 600은 메모리 테크놀로지와 패키징은 다르지만 그 이외에는 동일합니다.4파이프 사이버 205가 1개 설치됐다.다른 사이트는 모두 2관식 설치로 최종 개수가 결정될 것으로 보입니다.

Cyber 205 아키텍처는 1983년 9월 설계팀이 ETA Systems로 분사하면서 ETA10으로 진화했습니다.최종 개발은 Cyber 250으로 1987년에 출시될 예정이었으나 ETA Systems가 CDC에 다시 흡수된 후 ETA30으로 이름이 바뀌었다.

CDC 사이버 205

  • 아키텍처: ECL/LSI[9] 로직
    • 20ns 사이클 시간(또는 50Mhz)
  • 최대 800 Mflops FP32 및 400 Mflops FP64
  • 1, 2, 4, 8 또는 1,600만 개의 64비트 워드, 25.6 또는 51.2 기가비트/초
  • I/O 포트x 8 (각각 최대 16 200 Mbits/초)

Cyberplus 또는 AFP(Advanced Flexible Processor)

각 Cyberplus(Advanced Flexible Processor, AFP)는 옵션인 64비트 부동소수점 기능을 갖춘 16비트 프로세서입니다.64비트 메모리는 256K 또는 512K 워드입니다.AFP는 1972년 레이더와 사진 이미지 [10]데이터 처리를 목표로 한 블랙 프로젝트 환경에서 설계를 시작한 플렉시블 프로세서(FP)의 후속 기종이다.FP 컨트롤 유닛에는 조건부 마이크로 명령 실행을 위한 하드웨어 네트워크가 있으며, 4개의 마스크 레지스터와 1개의 조건 홀드 레지스터가 있습니다. 마이크로 명령 형식의 3비트는 결과 부호 및 오버플로, I/O 조건 및 루프 제어를 [11]포함하여 실행을 결정하기 위한 약 50개의 조건 중에서 선택됩니다.

1986년에는 적어도 21개의 Cyberplus 멀티프로세서 설치가 가동되었습니다.이러한 병렬 처리 시스템에는 각각 250 MFLOPS를 제공하는 1~256개의 Cyberplus 프로세서가 포함되어 있습니다.이 프로세서는 Cyber 170/835, 845, 855 및 180/990 모델의 NOS 2.2에서 사용 가능했습니다.

실제로 각 Cyberplus 프로세서 유닛은 Cyber 180 [12]시스템과 유사한 일반적인 메인프레임 모듈 크기로, 정확한 폭은 옵션인 FPU가 설치되었는지 여부에 따라 달라지며 무게는 약 1톤이었습니다.

Cyberplus에 번들된 소프트웨어는
  • 시스템 소프트웨어
  • FORTRAN 크로스 컴파일러
  • MICA(기계 명령 교차 어셈블리)
  • 파일 빌더 유틸리티 로드
  • ECHOS(시뮬레이터)
  • 디버깅 기능
  • 덤프 유틸리티
  • 덤프 분석기 유틸리티
  • 유지보수 소프트웨어

Cyberplus를 사용하는 사이트로는 Georgia 대학과 독일의 Gesellschaft für Trendanalysen(GfTA)(동향 분석 협회)이 있다.

완전히 구성된 256 프로세서 Cyberplus 시스템의 이론적인 성능은 64 GFLOPS이며 무게는 약 256톤입니다.9유닛 시스템은 초당 1개의 이미지 쌍 속도로 1메가픽셀 이미지에 대해 비교 분석(전처리 컨볼루션 포함)을 수행할 수 있는 것으로 알려져 있습니다.

사이버 18

Cyber 18은 CDC 1700 미니컴퓨터의 후속인 16비트 미니컴퓨터입니다.이것은 주로 실시간 환경에서 사용되었습니다.주목할 만한 어플리케이션 중 하나는 CDC 6000 시리즈 및 Cyber 70/Cyber 170 메인프레임에서 사용되는 통신 프로세서인 2550의 기반입니다.2550은 캘리포니아주 산타아나(STAOPS)에 있는 CDC의 통신 시스템 사업부의 제품이었다.STAOPS는 또한 IBM 메인프레임에서 호스팅되는 네트워크에서 사용되는 또 다른 통신 프로세서(CP)를 생산했습니다.이 M1000 CP는 나중에 C1000으로 개명되어 Marshall MDM Communications의 인수에 의해 취득되었습니다.2550을 만들기 위해 3개의 보드 세트가 사이버 18에 추가되었다.

Cyber 18은 일반적으로 파스칼로 프로그래밍되었으며 어셈블리 언어인 FORTRAN, BASIC, RPG II도 사용 가능했다.운영체제는 RTOS(실시간 운영체제), MSOS 5(매스 스토리지 운영체제), 타임셰어 3(시분할시스템)

"Cyber 18-17"은 1784 프로세서에 기반한 시스템 17의 새로운 이름일 뿐입니다.기타 Cyber 18s(Cyber 18-05, 18-10, 18-20 및 18-30)는 최대 128K 워드의 메모리, 4개의 추가 범용 레지스터 및 향상된 명령 세트를 갖춘 마이크로프로그래밍 프로세서를 갖추고 있었습니다.사이버 18-30은 듀얼 프로세서를 탑재했다.16비트가 아닌 32비트로 알려진 사이버 18의 특별한 버전은 암호 분석 작업을 위해 국가안보국을 위해 만들어졌다.MP32에는 마이크로코드에 Fortran 수학 런타임 라이브러리 패키지가 내장되어 있습니다.소련은 이 시스템들 중 몇 개를 구입하려고 했고 미국 정부가 주문을 취소했을 때 그것들은 건설되고 있었다.MP32의 부품은 사이버 18 생산에 흡수되었다.사이버 18의 용도 중 하나는 알래스카 송유관을 감시하는 것이었다.

사이버 1000

M1000/C1000(나중에 Cyber 1000으로 개명)은 연방준비제도이사회(FRB)가 사용하는 메시지 스토어 및 전송 시스템으로 사용되었습니다.하드 드라이브가 분리된 Cyber 1000 버전은 Bell Telephone에서 사용되었습니다.이것은 RISC 프로세서(삭감 명령 세트 컴퓨터)입니다.Cyber 1000-2로 알려진 개량된 버전에는 256개의 Zilog Z80 마이크로프로세서가 추가되었습니다.Bell Operating Companies는 데이터 통신용으로 1980년대 중후반에 이러한 시스템을 대량으로 구입했습니다.1980년대 후반에 XN10은 개량된 프로세서(메모리 다이렉트액세스 명령 추가)를 탑재하여 출시되었으며, 2개의 캐비닛에서1개의 캐비닛으로 사이즈가 축소되었습니다.XN20은 XN10의 개량형으로 설치 면적이 훨씬 작았습니다.Line Termination Sub-System은 개량된 Z180 마이크로프로세서를 사용하도록 재설계되었습니다(Buffer Controller 카드, Programmable Line Controller 카드 및 2장의 통신회선 인터페이스 카드가 1장의 카드에 내장되어 있습니다).XN20은 1992년에 통신 시스템 부문이 폐쇄되었을 때 생산 준비 단계에 있었습니다.

잭 랄프는 Cyber 1000-2, XN-10 및 XN-20 시스템의 최고 설계자입니다.Dan Nay는 XN-20의 수석 엔지니어였다.

사이버 2000

CDC 사이버 2000

「 」를 참조해 주세요.

  • CDC 6000 시리즈 - Cyber 70 시리즈의 이전 버전을 여러 개 포함하고 있습니다.

메모들

  1. ^ 이전 설계에 사용된 긴밀하게 결합된 I/O와 비교됩니다.

레퍼런스

  1. ^ "(search for Cyber terms)". IMA Journal of Applied Mathematics. Oxford University Press. Archived from the original on 2013-04-15. Retrieved 2008-07-01.
  2. ^ Rajani R. Joshi (9 June 1998). "A new heuristic algorithm for probabilistic optimization". Computers & Operations Research. Department of Mathematics and School of Biomedical Engineering, Indian Institute of Technology Powai, Bombay, India. 24 (7): 687–697. doi:10.1016/S0305-0548(96)00056-1. (구독)
  3. ^ Jeff Bauer (1991). "A History of Supercomputing at Florida State University". Retrieved 2008-07-01.
  4. ^ "Abstract for SAMSY - Shielding Analysis Modular System". OECD Nuclear Energy Agency, Issy-les-Moulineaux, France. Retrieved 2008-07-01.
  5. ^ 발스도르프 박물관
  6. ^ Computer world, 1975년 11월 19일, 47페이지
  7. ^ Hockney, R. W.; Jesshope, C. R. (1988). Parallel Computers 2: Architecture, Programming and Algorithms. Philadelphia: Adam Hilger. pp. 155–185. ISBN 0852748116.
  8. ^ Lincoln, N. R. (1982). "Technology and Design Tradeoffs in the Creation of a Modern Supercomputer". IEEE Trans. Comput. C-31 (5): 349–362. doi:10.1109/TC.1982.1676013. S2CID 14047755.
  9. ^ Dongarra, J. J.; Duff, I. S.; Div.), UKAEA Harwell Lab (UK) Computer Science and Systems (1989-09-01). "Advanced architecture computers". doi:10.2172/5702408. OSTI 5702408. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  10. ^ Allen, G. (1982). "A Reconfigurable Architecture for Arrays of Microprogrammable Processor". In Fu, K. S.; Ichikawa, Tadao (eds.). Special Computer Architectures for Pattern Processing. Boca Raton, Florida: CRC Press. pp. 157–189. ISBN 0849361001.
  11. ^ Mark Smotherman (October 2009). "CDC Advanced Flexible Processor (AFP)".
  12. ^ Ahrendt, Gunter. "Usenet post to "Re: 11! CDC/Cyberplus [1]" thread, 24th December 1991". comp.sys.super. Google Groups. Retrieved 6 February 2014.

외부 링크