윌슨 커런트 미러

Wilson current mirror

Wilson 전류 미러는 입력 단자에서 입력 전류를 받아들이고 출력 단자에서 "미러링된" 전류 소스 또는 싱크 출력을 제공하는 3단자 회로(그림 1)입니다.미러링된 전류는 입력 전류의 정확한 복사본입니다.그림 2와 같이 입력 분기에 일정한 바이어스 전류를 인가하여 윌슨 전류원으로 사용할 수 있습니다.회선의 이름은 George R의 이름을 딴 것입니다.Wilson은 [1][2]Tektronix에서 일했던 집적회로 설계 엔지니어입니다.윌슨은 1967년 배리 길버트와 하룻밤 사이에 3개의 트랜지스터만 사용할 수 있는 개선된 커런트 미러를 찾기 위해 서로 도전하면서 이 구성을 고안했다.윌슨은 [3]도전에 이겼다.

회로 동작

그림 1: Wilson 커런트 미러
그림 2: Wilson 전류원

커런트 미러가 대규모 회로의 일부로서 얼마나 잘 동작하는지에 대해서는, 3개의 주요한 지표가 있습니다.첫 번째 척도는 입력 전류와 출력 전류의 차이로 표시되는 정적 오류입니다.이 차이는 공통 모드와 전원 공급 제거 비율을 제어하기 때문에 차동 증폭기 단계에서 차동-단일 출력 신호 변환과 같은 전류 미러 적용에서는 이 차이를 최소화하는 것이 중요합니다.두 번째 척도는 전류 소스의 출력 임피던스 또는 그에 상응하는 역치인 출력 컨덕턴스입니다.이 임피던스는 전류 소스가 활성 로드로 사용될 때 스테이지 게인에 영향을 미치고 소스가 차동 쌍의 테일 전류를 제공할 때 공통 모드 게인에 영향을 줍니다.마지막 메트릭은 공통 단자(일반적으로 전원 레일 연결)에서 입력 단자 및 출력 단자로의 최소 전압 쌍으로, 회로의 적절한 동작에 필요합니다.이러한 전압은 전류 미러가 내장된 회로에 사용할 수 있는 전원 레일의 헤드룸에 영향을 줍니다.

Gilbert에 의한[3] 대략적인 분석은 Wilson 전류 미러의 작동 방식과 정적 오류가 매우 낮아야 하는 이유를 보여줍니다.그림 1의 트랜지스터 Q1과 Q2는 동일한 이미터 및 베이스 전위를 공유하는 일치 쌍이므로 }~=~ }~{B1}~{B이다. 출력으로 사용합니다.입력 노드(Q3의 베이스와 Q1의 컬렉터 사이의 연결)에 \ 가 인가되면 해당 노드에서 접지까지의 전압이 증가하기 시작합니다.Q3의 이미터 베이스 접점을 바이어스하기 위해 필요한 전압을 초과하면 Q3은 이미터 팔로어 또는 공통 컬렉터 앰프로 동작하며 Q1과 Q2의 베이스 전압이 상승하기 시작합니다.이 베이스 전압이 상승하면 Q1의 컬렉터에 전류가 흐르기 시작합니다.Q1의 컬렉터 전류와 Q3의 베이스 전류의 합이 {i_에서 를 정확히 잡으면 전압과 전류가 모두 증가합니다.이 조건에서는 3개의 트랜지스터의 컬렉터 전류는 거의 같기 때문에 베이스 전류는 거의 동일합니다. B 1 2 i { _ { B } ~ = ~ { ~ \ ~ i { 。그러면 Q1의 수집기 는 i- in -\ text }, { }, E 2 + i - B + +i B { }~=~}~=~},{B입니다.Q3의 수집기 전류는 이미터 전류에서 기본 전류를 뺀 이므로 + B - }~,=,i_의 정적 근사치입니다

입력 전류와 출력 전류의 차이

좀 더 정확한 공식 분석을 통해 예상되는 정적 오류가 나타납니다.다음과 같이 상정하고 있습니다.

  1. 모든 트랜지스터는 동일한 전류 게인β를 가진다.
  2. Q1과 Q2는 일치하며 동일한 베이스 이미터 전압을 공유하기 때문에 컬렉터 전류는 동일합니다.

i 1 2 i { }~=~ i B 2 B { }~{입니다.Q3의 기본 전류는 3 β {\}~=~{\}}}}로, 이미터 전류는 다음과 같습니다.

E 3 + C ({ _ { } = frac \ + i { ... (1)

Q3의 이미터, Q2의 컬렉터 및 Q1과 Q2의 베이스가 공유하는 노드의 전류 합계에서 Q3의 이미터 전류는 다음과 같아야 합니다.

} = ... (2)

(1) 및 (2)의 E 동일하면 다음과 같이 됩니다.

C ( + β +) ( \ i _ { C } = \ left ( { \ { \ display + 1 + } \ )_ { } ... (3)

입력 노드의 전류 합계는 C + + β {\}}~=~}=~합니다.+ β + + β ) 3 (\~\ {\{1frac {1},+,{\ {1frac {{{{\frac crac }}}},{{{\cright 또는 i3 2 text \in

C 출력 전류이므로 전류와 출력 전류 간의 정적 오류는 다음과 같습니다.

in - 2 β ( +) + 2 2 ( \ i _ { \ { } - i { \ { out } =2_ { \ { } } { \( \ + \ ) + } } \ } } \ { \ }

NPN 트랜지스터의 경우 전류 게인β는 약 100이며, 원칙적으로 불일치는 약 1:5000입니다.

그림 2의 윌슨 전류원의 경우, 미러의 입력 R 1 (C - B - B 3){}~{\{CC})입니다.베이스 이미터 \BE는 일반적으로 0.5~0.75V이므로 저자는 이 결과를 V -. 1합니다따라서 출력 전류는 V 및 R1에만 크게CC 의존하고 회로가 정전류 소스로 작동합니다. 즉, 부하 임피던스의 변화에 따라 전류가 일정하게 유지됩니다.그러나 V의CC 변화나 온도로 인한 R1의 값 변화는 출력 전류의 변동에 반영됩니다.저항을 사용하여 전원 공급기에서 기준 전류를 직접 생성하는 이 방법은 실제 적용에 적합한 안정성을 거의 갖지 않으며 온도 및 공급 [4]전압에 독립적인 기준 전류를 제공하기 위해 보다 복잡한 회로가 사용됩니다.

등식(4)은 일반적으로 이 회로에서 발견되는 입력 전류와 출력 전류 간의 차이를 세 가지 이유로 크게 과소평가합니다.우선 Q1과 Q2에 의해 형성되는 내부 전류 미러의 이미터 컬렉터 전압이 동일하지 않다.트랜지스터 Q2는 다이오드로 연결되어 v }~=~. 이 전압은 일반적으로 0.6 ~ 0.7V입니다.Q1의 컬렉터 이미터 전압은 Q3의 베이스 이미터 전압만큼 높기 때문에 Q2의 약 2배의 값이 됩니다.Q1의 Early Effect(베이스 폭 변조)에 의해 콜렉터 전류가 Q2보다 약간 높아집니다.이 문제는 그림 4a의 개선된 윌슨 전류 미러에 Q4로 표시된 네 번째 트랜지스터를 추가하면 근본적으로 제거할 수 있습니다.Q4는 Q1의 콜렉터와 직렬로 연결되어 있으며, Q2의 v E \CE})와 거의 같아질 때까지 콜렉터 전압을 낮춥니다.

둘째, 윌슨 전류 미러는 트랜지스터의 전류 게인 )가 일치하지 않을 수 있으며, 특히 3(\\scriptstyle\{3 하는 쌍 Q1 및 [3]Q2의 전류 게인이 일치하지 않을 수 있습니다.3개의 트랜지스터 모두에서β(\\scriptstyle \criptstyle \criptstyle \criptstyle \criptstyle \ \ 하면 2 ( 12 - β -β - 3+ β 3 + 2 β 3 + 2 β 12 12 β 12 β β β +β + 2 β _2}{\{ 12 \ displaystyle\ Q1 고조파 평균입니다. {\ _}},+,{\ _{right]^{- 5% 이상의 베타 불일치가 일반적인 것으로 보고되어[3] 스태틱 에러가 발생합니다.

마지막으로, 저 및 중간 이미터 전류용 바이폴라 트랜지스터의 컬렉터 전류는 C exp ( B V )\}~=~에 준거합니다. V T q 이고 I 는 열전압입니다.SC 온도, 도핑 농도 및 콜렉터-이미터 [5]전압에 따라 항상 달라집니다.트랜지스터 Q1 및 Q2의 일치 전류는 동일한 방정식의 적합성에 따라 달라지지만 I \에서 된 불일치SC(는) 지오메트리에 의존하며 ± ± 1 {\{\text} 10[6]입니다.이러한 Q1과 Q2의 차이는 미러 전체에서 같은 퍼센티지의 스태틱오류로 이어집니다이러한 오류 원인을 최소화하기 위해 신중한 레이아웃과 트랜지스터 설계를 사용해야 합니다.예를 들어 Q1, Q2는 각각 공통중심 레이아웃에서 교차결합 쿼드로 배치된 병렬 트랜지스터 한 쌍으로 구현되어 [3]전류게인에서의 국소구배의 영향을 저감할 수 있다.미러를 고정 바이어스 레벨로 사용하는 경우, 이 쌍의 이미터 내의 정합 저항을 통해 정합 문제의 일부를 트랜지스터에서 이들 저항기로 전송할 수 있습니다.

입출력 임피던스 및 주파수 응답

그림 3: 임피던스 계산용 소신호 모델

회로는 출력 전류가 출력 전압에 의존하지 않는 범위 내에서만 전류원입니다.그림 1과 그림 2의 회로에서 중요한 출력 전압은 Q3의 수집기에서 접지까지의 전위입니다.이 독립성의 척도는 회로의 출력 임피던스, 즉 출력 전압의 변화에 대한 출력 전압의 변화 비율입니다.그림 3은 테스트 전압 인 vtest {\ \를 출력에 연결한 Wilson 전류 미러의 작은 신호 모델을 보여줍니다.출력 임피던스는 out test 입니다.저주파수에서는 이 비율은 실수이며 출력 저항을 나타냅니다.

그림 3에서는 트랜지스터 Q1, Q2가 표준 2 트랜지스터 커런트 미러를 형성하고 있다.이 전류 반복기 분기 회로, 나는 c 1{\displaystyle\scriptstyle i_{c1}}의 출력 전류는 입력 전류와 동일한 것으로 추정하는 출력 impedance[1][3]을 계산해서, 나는 에 들어간다면 3{\displaystyle\scriptstyle i_{e3}}, 또는 나는 c 1≈ 나는 에 들어간다면 3{\displaystyle\scriptstyle i_{c1}~\app 충분하다.rox일 트랜지스터 Q3는 컬렉터 전류에 대한 전류 제어 종속 전류원을 가진 저주파 하이브리드 pi 모델로 나타납니다.

Q3의 이미터 노드의 전류 합계는 다음을 의미합니다.

test e + i test { i { \ { test } = i _ { } +_ { c1} = 2 _ { { \ text { }=} { \ } = i _ { test { } { 5}

다이오드 연결 트랜지스터 Q2의 동적 저항, 즉 2-트랜지스터 전류 미러의 입력 저항은 r O 3({ \O3보다 작기 때문에 test(\가 컬렉터 이미터 단자에 실제로 표시됩니다.Q3의 기본 전류는 3 - c { \}~=-입니다. i (5)을 사용하여 Q3의 수집 에서의 전류 합계는 test 3. i_ 임피던스를 해결하면 다음과 같이 .

i ( + 2 ) O 3 { \ z _ { \ { } ={ v_ { \ { \ ( 1 + frac { \ } { \ \ {

표준 2-트랜지스터 커런트 미러에서 출력 임피던스는 출력 트랜지스터의 동적 초기 저항이며, 이 경우 r 3(\에 해당합니다. Wilson 커런트 미러의 출력 임피던스는 2 \r_{O3}}) 높습니다.정도요

전류 미러의 입력 임피던스는 입력 전압의 변화(그림 1 및 2의 입력 단자에서 접지까지의 전위)와 이를 유발하는 입력 전류의 변화 비율입니다.출력 전류의 변화는 입력 전류의 변화와 거의 같기 때문에 Q3의 베이스 이미터 전압의 V B I { }~={\ {text} {g} {입니다., m 2( \ \ \ V _ { ~ \ ~ { \ { I _ { \ { }} {_ { } } 。입력 전압은 Q2와 Q3의 베이스 이미터 전압의 합입니다. Q2와 Q3의 컬렉터 전류는 {\}~=~을 의미합니다.입력 임피던스는 (\}}~={\m3 입니다. V T (\ \{m}~{의 표준식을 사용합니다. 다음과 같이 이어집니다.

7)

서 k V \ {q} =T 볼츠만의 일정 온도와 절대 온도의 곱을 전자의 전하로 나눈 일반적인 열전압입니다.이 임피던스는 표준 2-트랜지스터 전류 미러의 {\있는 z 의 두 배입니다.

전류 미러는 예를 들어 op 앰프 내에서 차동 신호에서 단일 엔드 신호로 변환하기 위해 집적회로의 신호 경로에서 자주 사용됩니다.저바이어스 전류에서는 회로의 임피던스가 충분히 높아 입력 및 출력 노드를 접지로 전환하는 장치 및 기생 캐패시턴스에 의해 주파수의 영향이 좌우될 수 있으므로 입력 및 출력 [3]임피던스가 낮아집니다.Q3의 Collector-Base 3)은이 캐패시턴스 부하의 컴포넌트 중 하나입니다.Q3의 컬렉터는 미러의 출력 노드이며, 그 베이스는 입력 노드입니다. 33)에 전류가 흐르면 해당 전류가 미러에 입력되고 출력 시 전류가 2배로 증가합니다.Q3에서 총 출력 캐패시턴스에 대한 기여도는 3)입니다. Wilson 미러의 출력이 비교적 높은 임피던스 노드에 연결되어 있으면 미러의 전압 이득이 높을 수 있습니다.이 경우 미러의 입력 임피던스는 3)때문에 효과의 영향을 받을 수 있습니다.단, 미러의 낮은 입력 임피던스는 이 효과를 완화시킵니다.

회로가 트랜지스터 전류 게인의 주파수 응답을 최대화하는 더 높은 전류로 바이어스되면 트랜지스터 [3]전환 주파수의 약 10분의 1까지 Wilson 전류 미러를 작동시켜 만족스러운 결과를 얻을 수 있습니다.바이폴라 트랜지스터 T \T의 전이 주파수는 단락 공통 이미터 전류 [7]게인이 통일되는 주파수입니다.트랜지스터가 앰프에서 유용한 게인을 제공할 수 있는 최대 주파수입니다.전환 주파수는 수집기 전류의 함수이며, 높은 주입을 시작하는 원인보다 약간 낮은 수집기 전류의 광범위한 최대값까지 전류가 증가합니다.콜렉터가 접지되어 있는 바이폴라 트랜지스터의 단순 모델에서는β () \ \ style \ left ( f \ 주파수 응답을 T {\ style 현재 게인 대역폭 제품이기도 합니다.대략적으로 은 fT 의 \displaystyle에서}를 의미합니다. ( T )- - \ \ ( { \ { f { 등식(4)에 따르면 그 주파수에서의 입력전류 대비 출력비율이 통일성과 약 2% 차이가 날 것으로 예상할 수 있다.

그 윌슨 현재 거울 방정식의 높은 출력 임피던스 부정적인 피드백보다는 이미터 변성에resistor 저하를 동반cascoded 미러나 소식통을 하느냐에 따라(6)을 수행한다.거울의 유일한 내부 노드 되었나의 방사체와 Q2만큼의 수집기에서 노드의 노드 임피던스는 상당히 낮다.[3]β 나는 = km그리고 4.9초 만 Tq에{\displaystyle \scriptstyle{\frac{V_{에 나는 β 낮은 주파수에서, 그 임피던스 VT에 의해서 주어진다.T}}{\beta I_{\text{에}}}}~=~{\frac{kT}{q\beta I_{\text{에}}}}}. 장치 1mA 100명의 학생이 있는 전류 이득을 가지고 있는 것의 편향된 내용은 25°C에서 0.26개 ohms에 측정한다.출력에서 변경 출력 전압 결과에 되었나의 이미터 전류에 변화가 있지만 이미터 절점 전압에서 아주 적은 변화에 현재.나는 E3{\displaystyle\scriptstyle i_{E3}의 변화}다시 2분기와 Q1을 통해, 따라서 피드백 고리를 끊은 출력 전류에서 순 변화를 감소시키는 방법으로 되었나의 베이스 전류를 바꿔 입력 노드에게 제공된다.

, 통합이든 위 근처에 루프 이득에 대한 부정적인 피드백 고리 여부 또는 전압 전류 루프가 포함된 전기 회로가 신호의 루프 안에 있는 위상 편이 부정적인 긍정적인 피드백으로 전환하려는 충분하다 주파수 응답에 바람직하지 않은 이상 징후를 보일 수 있다.윌슨 현재 거울의 전류 피드백 For루프 이 영향은 강한 넓은 공진 절정기로 출력에 정보를 입력 받아 현재, HWCM≡ 난 이만(s)(s) 들어가(s){\displaystyle\scriptstyle H_{의 비율로 나타난다.웹 콘텐츠 관리}}~{\frac{i_{\text{을}\left(s\right)~\equiv \left(s\right)에 대해 f T3{\displaystyle \scriptstyle{\frac{f_{에서}{i_{\text{에}}\left(s\right)}}},.T}}{3}}}. Gilbert[3] 윌슨 현재 거울의 fT자로 시뮬레이션을 NPN트랜지스터에서 구현된=3.0{\displaystyle\scriptstyle f_{을 보여 준다.T}~=~3.0}GHz과 전류 이득 β=100{\displaystyle\scriptstyle \beta ~=~100}은 7.5dB(HWCM(s)의 절정을 보여 주)2.4){\displaystyle\scriptstyle \left(\left H_{.웹 콘텐츠 관리}\left(s\right)\right ~=~2.4\right)}1.2GHz에서.이 행동은 매우, 주로 기본적인 거울 회로의 추가적인 변형에 의해 제거될 수 있는 방법은 바람직하지 않다.그림에, 윌슨 거울에 Q2만큼의 수집기에서 되었나에 내부 거울의 기지 운전하는 두번째 이미터를 추가하는 Q1과 2분기의 기지를 하나 이상 차단하여 이 봉우리를 줄인 가능한 변형을 보여 준다.동일한 바이어스 조건 및 디바이스 타입에서 이 회로는 50MHz에 대한 평탄한 주파수 응답을 나타내며 피크 응답은 0.7dB입니다( C( ) 1. H_08 160MHz에서 저주파 응답 아래로 떨어집니다.

최소 동작 전압

전류 소스, 즉 출력 전류가 거의 일정하게 유지되는 출력 전압의 범위는 바이어스 및 소스가 내장된 회로를 작동시킬 수 있는 전위에 영향을 미칩니다.예를 들어 그림 2에서 "부하"에 사용할 수 있는 전압은 공급 C Q3의 수집기 전압의 차이입니다.Q3의 수집기는 미러의 출력 노드이며 접지에 대한 수집기의 전위는 미러의 출력 전압입니다. , v v + E { \ \ { out } ~ = ~v _ { BE2} , + v { { { { }CE3에서 "로드" 은 V - out (\ \{CCout입니다."로드" 전압 범위는 v out(\ \out에서 최대화됩니다.또한 시스템의 한 스테이지의 액티브한 부하로 현재 미러 소스를 사용할 경우 소스 출력 노드와 미러와 동일한 파워 레일 사이에 직접 다음 스테이지에 대한 입력이 직접 연결됩니다.이를 위해서는 후속 스테이지의 바이어싱을 단순화하고 과도 또는 오버드라이브 조건에서 스테이지를 완전히 끌 수 있도록 vout})을 가능한 작게 유지해야 합니다.

Wilson 전류 미러의 최소 출력 전압은 Q3이 포화 상태가 아닌 활성 모드에서 작동할 수 있을 만큼 Q2의 기본 이미터 전압을 초과해야 합니다.Gilbert는 880밀리볼트의 낮은 출력 전압에 대해 일정한 출력 전류를 나타낸 Wilson 전류 미러의 대표적인 구현에 대한 데이터를 보고합니다[3].회로는 고주파 동작( B E.7 \BE.7으로 바이어스되었으므로 이는 Q3의 포화 전압이 0.1~0.2V임을 나타냅니다.반면 표준 2-트랜지스터 미러는 출력 트랜지스터의 포화 전압까지 작동합니다.

Wilson 전류 미러의 입력 은 v + 3 }}=}입니다. 입력 노드는 저임피던스 노드이므로 E.4에서 작동 시 전압이 거의 일정하게 유지됩니다. 1.표준 2-트랜지스터 미러의 등가 은 V B E \의 1개 또는 윌슨 미러의 절반입니다.미러에 입력 전류를 생성하는 회로에서 사용할 수 있는 헤드룸(반대 전원 레일과 미러 입력의 전위차)은 전원 공급 전압과 미러 입력 전압의 차이입니다.공급 전압이 낮은 회로, 특히 배터리 구동 장치에서 종종 발견되는 3V 미만의 공급 전압을 사용하는 경우 윌슨 전류 미러 구성의 높은 입력 전압과 높은 최소 출력 전압이 문제가 될 수 있습니다.

4 트랜지스터 개량 미러

그림 4a) 4개의 트랜지스터 윌슨 커런트 미러, 4b) 고주파 응답에서 피크를 제거하는 변종.

그림4a와 같이 윌슨커런트미러에 제4 트랜지스터를 추가하면 Q1의 컬렉터전압을 V와 같은BE4 양만큼 낮춤으로써 Q1과 Q2의 컬렉터전압이 균등해진다.여기에는 3가지 효과가 있습니다.첫 번째로 Q1의 Early effect로 인해 Q1과 Q2의 불일치가 해소됩니다.불일치의three-transistor 윌슨 현재에서 가장 유일한 1차 소스 mirror[8]둘째, 높은 전류에서 트랜지스터 감소한다의 전류 이득,β{\scriptstyle \beta\displaystyle}, 그리고 컬렉터 전류의 base-emitter 전압에 대한 관계 나는 C에서)나는 Sexp ⁡(vBEVT) 벗어나 있다.이러한 영향의 심각도는 수집기 전압에 따라 달라집니다.이 회로는 Q1과 Q2의 컬렉터 전압을 강제로 일치시킴으로써 입출력 브랜치의 고전류에서의 성능 저하를 대칭으로 한다.이것에 의해, 회로의 선형 동작 범위가 큰폭으로 확대됩니다.10mA 출력을 필요로 하는 어플리케이션용 트랜지스터 어레이를 실장하는 회로에 관한 보고된 측정에서 제4 트랜지스터의 추가는 회로가 입력전류와 출력전류 사이에 1% 미만의 차이를 보이는 동작전류를 3개의 트랜지스터 [9]버전에 걸쳐 적어도 2배 연장했다.

마지막으로 컬렉터 전압을 균등화하면 Q1과 Q2에서 소산된 전력도 균등화되므로 V에 대한BE 온도의 영향으로 인한 불일치가 감소하는 경향이 있습니다.

장점과 제한

설계자가 [10]사용할 수 있는 표준 2 트랜지스터 미러 외에 여러 가지 가능한 전류 미러 구성이 있습니다.여기에는 이미터 [3]팔로어를 사용하여 기본 전류로부터의 불일치를 줄이는 회로, 캐스케이드 구조 또는 저항 변성을 사용하여 정적 오류를 낮추고 출력 임피던스를 높이는 회로, 캐스케이드 효과를 개선하기 위해 내부 오류 증폭기를 사용하는 게인 부스트 전류 미러 등이 포함됩니다.Wilson 전류 미러는 다음과 같은 다른 모델에 비해 특별한 이점이 있습니다.

  • 출력 임피던스가 동시에 2배}) 하는 동안 입출력 전류 차이는 거의 랜덤 디바이스 불일치에 기인하는 매우 작은 수준으로 감소합니다.
  • 회선은 최소한의 자원을 사용합니다.캐스케이드 미러 또는 저항적으로 퇴화된 미러처럼 추가적인 바이어스 전압이나 큰 면적 저항이 필요하지 않습니다.
  • 입력 노드 및 내부 노드의 임피던스가 낮기 때문에 주파수에서 회로를 바이어스하여 동작시킬 수 있습니다.
  • 회로의 4 트랜지스터 버전은 고전류에서 작동하기 위한 선형성을 확장했습니다.

Wilson 전류 미러에는 다음과 같은 제한이 있습니다.

  • 올바른 작동에 필요한 입력 또는 출력에서 커먼 레일 연결까지의 최소 전위는 표준 2 트랜지스터 미러보다 높습니다.이로 인해 입력 전류를 생성하는 데 사용할 수 있는 헤드룸이 줄어들고 출력의 컴플라이언스가 제한됩니다.
  • 이 미러는 출력 트랜지스터가 출력에 수집기 전류 변동 노이즈를 기여하도록 피드백을 사용하여 출력 임피던스를 높입니다.Wilson 전류 미러의 세 트랜지스터는 모두 출력에 노이즈를 추가합니다.
  • 회로가 최대 T의 고주파 동작에 치우친 경우 출력 임피던스를 최대화하는 부귀환 루프가 미러의 주파수 응답에 피크를 일으킬 수 있습니다.안정적인 저소음 동작을 위해서는 이 영향을 없애기 위해 회로를 변경해야 할 수 있습니다.
  • 전류 미러의 일부 애플리케이션, 특히 바이어스 및 활성 부하 애플리케이션에서는 단일 입력 기준 전류에서 여러 전류 소스를 생성하는 것이 유리합니다.Wilson 구성에서는 입력 전류와 출력 전류가 정확하게 일치하도록 유지하는 동안에는 이 작업이 불가능합니다.

MOSFET 실장

그림 5: NMOS Wilson 커런트 미러M3는 M1과 M2의 드레인 소스 전압을 같게 합니다.

언제 윌슨 현재 거울 CMOS회로에 사용된다가 없기 때문에 낮은 freq은 경우에는 대개 그림에 4개의 트랜지스터 형태로. 만약 트랜지스터의 M1-M2과 M3-M4 정확히 입력과 출력의 대략 같고 이론적에는 정적 오차는 일치한다 했 5.[10], 입력과 출력 전류 같은 것이다.uencY 또는 DC 전류를 MOSFET의 게이트로 보냅니다.단, 디바이스 지오메트리의 랜덤 리소그래피 변화와 디바이스 간의 임계값 전압의 변화에 의해 발생하는 트랜지스터 간에는 항상 미스매치가 존재합니다.

고정 드레인 소스 전압( S\에서 포화 상태에서 작동하는 롱 채널 MOSFET의 경우 드레인 전류는 디바이스 크기와 게이트 소스 전압과 디바이스 임계값 전압 간의[1] 차이에 비례합니다.

(8)

W 디바이스 폭,L(\ L 디바이스 길이, T H 디바이스 임계값 전압.랜덤 리소그래피 변화는 각 트랜지스터의 L 비율의 다른 값으로 반영됩니다.마찬가지로 임계값 변동은 V 의 작은 차이로 나타납니다.트랜지스터에 대해 TH}}. 2 W 2 L2 - 1\ \ \{ W} { L } ~ \ ~ { \ { W _ { W _ { 2 } , - , { \ { _ { { { W } } { L _ { L { { { { {} } } } } } let}}}}}}}}}} } and and and and and and and and and and and 1 } } } T } } let let let and and and and and 그림 5의 미러 회로는 M1의 드레인 전류를 입력 전류와 같게 하고 출력 구성은 출력 전류가 M2의 드레인 전류와 같게 . 2변수Taylor 시리즈에서 방정식 (8)을 확장하면 I D1에 \ 첫 번째 선형 기간 후에 잘라집니다.는 M1과 M2의 드레인 전류 불일치를 다음과 같이 표현합니다.

{ {\ ... (9)

웨이퍼에 걸친 일치 쌍의 임계값 전압 변동 통계는 광범위하게 [11]연구되어 왔습니다.임계값 전압 변동의 표준 편차는 장치의 절대 크기, 제조 프로세스의 최소 기능 크기 및 본체 전압에 따라 다르며 일반적으로 1~3밀리볼트입니다.따라서 등식(9)에서 임계값 전압 기간의 기여도를 % 이하로 유지하려면 게이트 소스 전압이 임계값을 몇/10 볼트 초과한 트랜지스터를 바이어스해야 합니다.이는 MOSFET의 드레인 전류 노이즈 밀도가 트랜스컨덕턴스에 비례하여 V S- H style V_{})에 반비례하므로 미러 트랜지스터의 출력 전류 노이즈 기여도를 낮추는 부수적인 효과가 있습니다.[12]

마찬가지로 δ W 하는 (9)의 두 번째 기하학적 항(\의 효과를 최소화하기 위해 세심한 레이아웃이 필요하며, 하나의 방법으로는 트랜지스터 M1과 M2를 공통 중심 또는 인터다이징된 여러 디바이스로 분할할 수 있다.또는 주변에 [13]더미 가드 구조물이 없는 경우.

MOSFET Wilson 전류 미러의 출력 임피던스는 양극 버전과 동일한 방법으로 계산할 수 있습니다.M4에 신체 효과가 없는 경우 저주파 출력 임피던스는 Oδ(+ m 1) r 4({ \{O[10]로 주어집니다.M4는 M4~A의 전위가 없습니다.그러나 보다 일반적인 방법은 4개의 트랜지스터 모두가 공통의 차체 연결을 공유하는 것입니다.M2의 드레인은 상대적으로 임피던스가 낮은 노드이며 이로 인해 신체 효과가 제한됩니다.이 경우 출력 임피던스는 다음과 같습니다.

O ( 2+ m ) O ( \ _ { O} \ \ ( + g { 4 }_ { O 1 ) r { 4 } ... ( 10 )

이 회로의 바이폴라 트랜지스터 버전의 경우와 마찬가지로 출력 임피던스는 표준 2-트랜지스터 커런트 미러보다 훨씬 큽니다. O 4(\ 표준 미러의 출력 임피던스와 같기 에 2+ g r 1 (\ 2의 비율은 매우 큽니다.

MOS 회로에서 Wilson 전류 미러의 사용에 대한 주요 제한은 그림 5의 접지 연결과 모든 트랜지스터가 [10]포화 상태에서 올바르게 작동하는 데 필요한 입출력 노드 사이의 높은 최소 전압입니다.입력 노드와 접지 사이의 전압 차이는 S + 4(\입니다.MOS 디바이스의 임계값 전압은 제조 기술에 따라서는 통상 0.4~1.0V입니다. S 입출력 전류가 만족스럽게 일치하려면 임계값 전압을 10분의 몇 볼트 초과해야 하므로 전위에 대한 총 입력은 2.0V와 동일합니다.이 차이는 트랜지스터가 공통 바디 단자를 공유하고 M4의 바디 효과가 임계값 전압을 높이면 커집니다.미러의 출력 측에서 접지 측 최소 2 + S - H 4 (\ \ 이 전압은 1.0V를 크게 웃돌 가능성이 있습니다.두 전위차 모두 전원 공급기 전압이 3V를 초과하지 않는 한 입력 전류를 제공하고 출력 전류를 사용하는 회로에 충분한 여유를 남깁니다.현대의 많은 집적회로는 저전압 전원 공급 장치를 사용하여 쇼트 채널 트랜지스터의 한계를 수용하고 배터리 작동 장치의 요구를 충족하며 일반적으로 높은 전력 효율을 제공하도록 설계되었습니다.그 결과 새로운 설계에서는 와이드 스윙카스코드 커런트미러 구성의 [10][14][15]변형을 사용하는 경향이 있습니다.1볼트 이하의 극히 낮은 전원전압의 경우에는 전류미러 사용을 [16]완전히 포기해도 된다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b c d Sedra, A.S. & Smith, K.C.: "마이크로일렉트로닉스 회로, 제6판." OUP(2010), 페이지 539 - 541.
  2. ^ Wilson, G. R. (December 1968), "A Monolithic Junction FET-n-p-n Operational Amplifier", IEEE J. Solid-State Circuits, SC-3 (4): 341–348, Bibcode:1968IJSSC...3..341W, doi:10.1109/JSSC.1968.1049922
  3. ^ a b c d e f g h i j k l 길버트, B. "아날로그 IC 설계: 전류 모드 접근법"의 "양극 전류 거울", Eds.Toumazou, C., Lidgey, F. J. & High, D. G., Peter Peregrinus Ltd.(1990), ISBN 0-86341-215-7, 페이지 268-275.
  4. ^ 그레이연구진, 299–232페이지
  5. ^ 그레이2001, 페이지 11
  6. ^ 그레이연구진, 327–329페이지
  7. ^ 그레이2001, 페이지 34
  8. ^ 그레이2001년, 페이지 278
  9. ^ Wilson, B., Current mirrors, 앰프 및 덤퍼, Wireless World, 1981년 12월, 47 - 51페이지.이 기사의 당시 저자는 맨체스터 과학기술대학 계측분석과학부 소속이었다.
  10. ^ a b c d e 그레이 연구진, 2001년, 277~278페이지, 329~331
  11. ^ Pelgrom M. J. M., Duinmaijer, A. C. J. 및 Welbers, A. P. G. "MOS 트랜지스터의 특성 일치", IEEE J. 솔리드 스테이트 회로, 24 (1989년 10월) 페이지 1433-1440.
  12. ^ Johns, David A. 및 Martin, Ken, "아날로그 집적회로 설계", John Wiley, 1997, 페이지 199-201.
  13. ^ Baker, R. Jacob, Li, Harry W. 및 Boyce, David E., "CMOS Circuit Design, Layout, and Simulation", IEEE Press, 1998, 페이지 444-449.
  14. ^ Johns, David A. 및 Martin, Ken, "아날로그 집적회로 설계", John Wiley, 1997, 페이지 256-265.
  15. ^ Babanezhad, Joseph N. 및 그레고리, Roubik, "프로그래머블 게인/손실 회로", IEEE J. 솔리드 스테이트 회로, SC-22(1987년 12월) 페이지 1082-1090.
  16. ^ Yang, Zhenglin; Yao, Libin; Lian, Yong (March 2012), "A 0.5-V 35-μW 85-dB DR Double-Sampled ΔΣ Modulator for Audio Applications", IEEE J. Solid-State Circuits, 47 (3): 722–735, Bibcode:2012IJSSC..47..722Y, doi:10.1109/JSSC.2011.2181677, S2CID 30441376

추가 정보